Проектирование вычислительного устройства

Министерство общего и профессионального образования

Российского Федерации

Курский государственный технический университет

Кафедра ВТ

Пояснительная записка к

курсовому проекту

по дисциплине «Организация ЭВМ»

Проектирование вычислительного устройства

Выполнил: студент группы ВМ-62 Ильин А.В.

Принял: доцент Жмакин А.П.

Курск 1999

Содержание

1.Введение

2. Задание

3. Разработка общей структуры ЦВМ

3.1. Общая структура ЦВМ

3.2. Форматы команд

3.3. Таблица микрокоманд

3.4. Операционный автомат центрального управляющего устройства.

3.5. Командный цикл.

4. Проектирование АЛУ

4.1 Графы микропрограмм сложения и вычитания, умножения, деления, логических операций (and, or, xor).

4.2 Синтез I – автомата

4.3 Синтез управляющего автомата с «программируемой» логикой

4.4. Форматы микрокомманд

4.5. Кодирование ПЗУ МК.

5. Библиографический список

6. Приложение

1. Введение

В настоящее время существует две тенденции в проектировании средств вычислительной техники: во–первых, разработка устройств специализированных ЭВМ на основе микропроцессорных средств, во–вторых, реализация ЭВМ с использованием СБИС программируемых логических матриц, матриц программируемых логических элементов и базовых матричных кристаллов. Построение ЭВМ на СБИС связано не только с комплексированием микропроцессорных средств, что отражает первую тенденцию проектирования, но и с применением современных методов логического синтеза арифметико–логических и управляющих устройств, размещаемых на СБИС, а также методов оценки результатов проектирования.

Цель и задачи проектирования

Целью курсового проектирования является освоение методики проектирования и разработки операционных и управляющих устройств ЭВМ, а также подготовки технической документации на эти устройства. Курсовой проект является формой самостоятельной работы студентов. В период курсового проектирования студент должен закреплять, углублять, и умело применять теоретические знания для решения поставленных практических задач, работать с научно–технической литературой и конспектом лекций. Основное внимание при выполнении курсового проекта обращается на умение принимать технические решения и обосновывать их. Объектом курсового проектирования является специализированное вычислительное устройство, включающее процессор и запоминающее устройство. Процессор проектируется для заданного списка команд и должен удовлетворять заданным требованиям технического задания.

2.Задание

Система команд

АЛУ

ЗУ

УУ

Адресность

Формат

Разр. бит

Тип ОА

Разр. бит

Емк. Кбайт

Тип УА

Разрядность

Способ адресации

AR, SI

ЖЛ

16 бит

П, K

3. Разработка общей структуры ЦВМ

3.1. Общая структура ЦВМ

Разрядность шины адреса (ША) вычисляем исходя из разрядности и емкости ЗУ.

Разрядность ЗУ=8бит =1байт. Т.о. можем адресовать 16/1= 2¹⁴ бит. Т.е разрядность ША 14 бит.

16384x8

16x16

Структурная схема ЦВМ

Рис.1 Структурная схема ЦВМ

3.2. Форматы команд

Форматы выбираем из соображений, что регистров общего назначения (РОН) у нас 16.

В каждой команде должен быть зашифрован код операции (КОП), признак формата (ПФ) , а также признак адресации (прямая или косвенная П/О).

Отсюда:

формат AR

0 1 4 5 6 9 16

КОП

ПО

формат SI

0 1 5 6 7

КОП

Считаем, что у нас 16 РОНов, включая регистр аккумулятор (А) с адресом 0000, поэтому для их адресации используем 4 бита.

В поле признака адресации 1 – прямая адресация, 0 – косвенная, при чем, заметим, что в формате SI мы не используем прямую адресацию, так как это обусловлено самим форматом, а все остальные функции, как то – переходы, возврат из подпрограммы, работа с прерываниями и т.п. обуславливаются наличием “0” во втором бите.

3.3. Таблица микрокоманд

Формат

КОП

Команды

Семантика

1. AR

0000

ADD

AA+!R1

0001

SUB

AA-!R1

0010

MUL

AA*!R1

0011

DIV

AA/!R1

0100

AND

AA&!R!

0101

AA!R1

0110

XOR

AA!R1

0111

MOV A,!R1

A!R1

1000

MOV !R1,A

R1A

2.SI

0xxxx

M(ADR),O1

M(ADR):=O1

10000

JMP

PCADR

10001

PCADR

10010

PCADR

10011

PCADR

10100

PCADR

10101

PCADR

10110

PCADR

11000

RET

SP:=SP+1 PCM(SP)

11001

TI:=0

11010

TI:=1

11011

HLT

----

11100

RETI

11101

NOP

----

11110

CALL

M(SP) PC

PCADR

SP:=SP-1

Изначально указатель стека (SP) указывает на свободную ячейку памяти. Стек растет вниз.

ТI=0 – прерывание разрешено.

!R1 – указывает, что при методе косвенной адресации это выражение следует рассматривать как значение по адресу равному содержимому регистра R1, при этом при прямой адресации значение берется непосредственно из регистра R1.

3.4. Операционный автомат центрального управляющего устройства.

Граф-схема командного цикла операционного автомата приведена на чертеже КП.062.020.1999 в приложении.

Рис.2. Операционный автомат ЦУУ

3.5. Командный цикл.

Задачей командного цикла является управление работой всего вычислительного устройства. Первым шагом является считывание операции из памяти, и модернизации счетчика команд на длину прочитанной операции. Затем если считанная операция предназначена для АЛУ, то в АЛУ передается код операции (КОП), а также во входные регистры АЛУ (А_АЛУ, В_АЛУ) заносятся необходимые операнды. После этого необходимо подать сигнал АЛУ на выполнение операции и ожидать окончания работы арифметико–логического устройства. Если же операция не принадлежит к числу операций АЛУ их выполняет устройство управления (УУ). Операциями АЛУ являются: + (сложение), – (вычитание), * (умножение), / (деление), &(конъюнкция) , v(дизъюнкция), (сложение по модулю 2). Устройство управления выполняет операции: JMP(безусловный переход), CALL(вызов подпрограммы), RET(выход из подпрограммы), :=(операция присваивания), (шесть условных переходов по флагам с, z, ov).

4. Проектирование арифметико-логического устройства

4. 1 Разработка алгоритмов арифметико-логических операций

Разрядность АЛУ 16 бит.

Первый операнд находиться в регистре А, второй в регистре B, результат в регистре С. Разрядность А – 16 бит, В и С – 17. Считаем, что при умножении переполнения не происходит. Предполагаем, что имеем сумматор-вычитатель.

Флаги АЛУ: Z – признак 0, C – перенос, OV – переполнение.

4. 1. 1 Алгоритм сложения-вычитания

Начало

КОП

B[0]:=B[0]

A[0]=B[0]

A[0]

C[0]

C:=A+B

C:=A+B+1

C:=B+A+1

C[0]:=B[0]

C[0]:=A[0]

ПП:=1

Конец

Z:=0

С=0

Рисунок 3

4. 1. 2 Алгоритм произведения

Для операции умножения в регистр A помещается множимое, в регистр B мнножитель, в регистре C произведение. Младшим считается 15 разряд.

Начало

C:=0

CЧ:=15

B[15]

B[1:15]:=R1(C[15].B[1:15])

C:=R1(0.C)

СЧ:=СЧ-1

C:=С+1

C[0]:=1

C:=C+A[1:15]

СЧ=0

A[0]B[0]

B[1]

Конец

Z:=0

С=0

Рисунок 4

4. 1. 3 Алгоритм деления

При выполнении операции деления в регистр A содержит делимое, B делитель, C остаток (частное). Ниже приведен алгоритм деления целых чисел без восстановления остатка.

Начало

Конец

C:=A[1:15]

A[1:15]:=B[2:16]

A=0

C:=С+A[1:15]+1

C:=C+A[1:15]+1

C:=B[1:15]

C:=C+A[1:15]

C[0]

СЧ=0

C[0]

A[0]B[0]

B[16]

C:=L1(C.0)

СЧ:=15

B[1:16]:=0

ПП:=1

B[1:16]:=L1(B[1:16].C[0])

C:=L1(C.0)

СЧ:=СЧ-1

C[0]:=1

C:=C+1

Z:=0

С=0

Рисунок 5

4. 1. 4 Алгоритм логических операций

Алгоритм логических операций AND, OR, XOR приведен на рисунке 6.

Рисунок 6

Начало

КОП

C:=AB

C:=AB

C:=AB

Конец

Z:=0

С=0

4.2 Синтез I – автомата

В соответствии с методикой, изложенной в [3] получим:

Микрооперации используемые в микропрограммах +, -, /, * и логических операциях.

B(0):=B(0)

Y15

C:=C+1

C:=A+B

Y16

C(0):=1

C:=A+B+1

Y17

C:=A(1:15)

ПП:=1

Y18

A(1:15):=B(2:16)

C(0):=A(0)

Y19

C:=C+A(1:15)+1

C:=B+A+1

Y20

C:=L1(C.0)

C(0):=B(0)

Y21

Сч:=0

Z:=0

Y22

B(1:16):=0

C:=0

Y23

B(1:16):=L1(1:16).C(0)

Y10

Сч:=15

Y24

C:=B(1:15)

Y11

C:=C+A(1:15)

Y25

C:=B

Y12

B(1:15):=R1(C(15).B(1:15))

Y26

C:=A&B

Y13

C:=R1(O.C)

Y27

C:=AB

Y14

Сч:=Сч-1

Y28

C:=AB

B(0)

A(0)=B(0)

C(0)

A(0)

C(1..15)=0 сравн с 0

B(15)

Сч=0

B(1)

A(0)B(0)

X10

B(16)

X11

А=0

Разбиваем микрооперации на подмножества соответствующие внутренним словам ( регистрам).

Y_A={y₁₈};

Y_B={y₁,y₁₂, y₂₂, y₂₃};

Y_C={ y₂, y₃, y₅, y₆, y₇, y₉, y₁₁, y₁₃, y₁₅, y₁₆, y₁₇, y₁₉, y₂₀, y₂₄, y₂₅, y₂₆, y₂₇, y₂₈};

Y_СЧ={ y₁₀, y₁₄, y₂₁};

Y_ПП={y₄};

Y_Z={y₈};

На полученных множествах выделяем классы эквивалентных микроопераций K_nj.

K_A,1={y₁₈};

K_B,1={y₁}; K_B,2={y₁₂}; K_B,3={y₂₂}; K_B,4={y₂₃};

K_C,1={y_2, y_3, y_6, y_11, y_15, y₁₉};K_C,2={ y_5, y_7, y₁₆};K_C,3={y₉}; K_C,4={y₂₄}; K_C,5={y₂₅}; K_C,6={y₂₆}; K_C,7={y₂₇}; K_C,8={y₂₈}; K_C,9={y₁₃}; K_C,10={y₁₇}; K_C,11={y₂₀}

K_СЧ,1={y₁₀}; K_СЧ,2={y₁₄}; K_СЧ,3={y₂₁}

K_ПП,1={y₄};

K_Z,1={y₈}

Для K_С1 составляем обобщенный оператор:

С:=А2+А1

где, и

Соответственно и для этого класса строим обобщенный оператор ( в принципе присваивание как таковое можно и не выделять в отдельный класс, но тут изменяется только один бит регистра С, следовательно мы можем мультиплексировать операции работающие непосредственно с этим битом):

C(0):=B₁

Схема синтезированного автомата представлена на рисунке Приложения 2.

4.3 Синтез управляющего автомата с «программируемой» логикой

С учетом кодирования, можно перерисовать выше приведенные алгоритмы операций в объединеную блок-схему. Объединенная и закодированая ГСА приведена на рисунке 7.

Рисунок 7

XOR

Умножение

Начало

Конец

КОП

x₂

y₁

y₄

y₃

y₂

y₇

y₁₉

y₁₂ y₁₄y₁₃

y₁₇

y₅

x₄

x₁₁

x₃

x₇

x₆

x₈

x₃

y₁₅

y₂₀ y₂₁ y₂₂

y₁₁

y₉ y₁₀

y₁₁

y₂₄

y₂₆

y₂₀ y₂₀ y₁₄

y₁₆

y₁₇

y₁₉

x₉

x₃

x₇

x₁₀

x₇

y₄

y₂₈

y₂₆

y₂₇

Деление

AND

Вычитание

Сложение

y₂₅

y₆

x₅

y₈

Функциональная схема АЛУ представлена на чертеже КП.062.020.1999.Ф1.

4. 4 Форматы микрокоманд

Разобъем множество микроопераций Y, приведенных на рисунке 7, на три непересекающихся подмножества Y₁, Y₂, Y₃.

Множество логических условий X, состоит из десяти элементов:

Исходя из результатов разбиений, можно сделать вывод о том, что кодирование микроопераций нужно выполнить пятиразрядным кодом, а кодирование логических условий четырехразрядным. Результаты кодирования приведены в таблице . Форматы микрокоманд на рисунке 8.

Y₁

Y₂

Y₃

00000

y_k

0000

00001

y₁

0001

x₁

00010

y₂

0010

x₂

00011

y₃

0011

x₃

00100

y₄

0100

x₄

00101

y₅

0101

x₅

00110

y₆

0110

x₆

00111

y₇

0111

x₇

01000

y₈

1000

x₈

01001

y₉

1001

x₉

01010

y₁₀

1010

x₁₀

01011

y₁₁

1011

x₁₁

01100

y₁₂

1100

01101

y₁₃

1101

01110

y₁₄

1110

01111

y₁₅

1111

10000

y₁₆

10001

y₁₇

10010

y₁₈

10011

y₁₉

10100

y₂₀

10101

y₂₁

10110

y₂₂

10111

y₂₃

11000

y₂₄

11001

y₂₅

Рисунок 8

Y₁

Y₂

Y₃

Адрес



Таким образом, регистр микрокоманд выбираем разрядностью в два байта. Емкость ПЗУ МК составит 128 байт. На рисунке 9 приведена структура управляющего автомата с программируемой логикой.

Рисунок 9

4. 5 Кодирование ПЗУ МК

Приведем пример кодирования ПЗУ МК для операции сложения. Естественной адресацией МК будем считать выполнение МП по истиной ветви алгоритма (т.е. там, где значение логического условия равно 1). На рисунке 10 приведена ГСА операции умножения. В таблице приведен фрагмент кода ПЗУ МК для операции сложения.

Рисунок 10

y₁₂ y₁₄y₁₃

x₇

x₆

x₈

y₁₅

y₁₁

y₉ y₁₀

y₁₆

x₉

Начало

Конец